NAND快閃記憶體製造商一直試圖透過增加每個單元儲存的位數來提高其儲存裝置的儲存密度。雖然從根本上說，這是提高記錄密度的最具挑戰性的方法，但從成本的角度來看，它也是最有價值的方法。比如鎧俠（Kioxia）公司就一直在試驗可以在一個單元中儲存更多位元數的NAND快閃記憶體。

據報道，近日鎧俠表示，它已設法在每個單元中儲存 7 位 （7 bpc），儘管是在實驗室和低溫下。

為了儲存多於一位，NAND 單元必須保持多個不同的電壓電平，這具有挑戰性，因為 NAND 製造商必須為這些單元找到合適的材料，然後準確無錯誤地記錄和讀取它們。此外，電壓狀態的數量隨著位數的增加呈指數增長。例如，要儲存 4 位，單元必須保持 16 個電壓電平 （2^4），但使用 6 位，該數字會增長到 64 （2^6）。而鎧俠實現的每個單元儲存 7位則需要保持 128 個電壓狀態 （2^7）。鎧俠在 2022 年國際記憶研討會 （IMW 2022） 上展示了描述其成就的論文。

鎧俠必須使用透過外延生長構建的單晶矽通道來儲存每個單元的 7 位。單晶矽的電阻比多晶矽低，因此更容易記錄此類單元。此外， PC Watch報告稱，具有單晶矽的單元電晶體的亞閾值斜率更陡（與傳統電晶體相比），而洩漏電流和讀取噪聲更低。

這種NAND快閃記憶體單元現在還無法在商業實現，鎧俠的科學家們不得不在實驗室中製造它們。此外，為了記錄和讀取它們，他們將晶片浸入液氮（-196°C）以穩定材料，降低電壓要求，減少對隧道絕緣膜的需求，並避免由重寫週期引起的單元折舊。

在實驗室中構建定製電晶體只是超高密度 NAND 快閃記憶體挑戰的一半。首先，研究人員必須開發和使用具有適合處理 128 種電壓狀態的自定義編碼方案的專用控制器。

自 2000 年代初多級單元 （MLC， 2 bpc） NAND 首次亮相以來，NAND 快閃記憶體控制器變得越來越複雜。因此，控制器的複雜性是 NAND 生產商和控制器開發人員都熟悉的東西。但能夠準確處理 128 個電壓電平的控制器可能與微處理器一樣複雜且價格昂貴。因此，主要問題是使用昂貴且複雜的 SSD 控制器將 3D NAND 記錄密度從 5 bpc 增加到 7 bpc是否有意義。雖然 最好的SSD 往往成本很高，但過於先進的控制器可能變得過於昂貴，並消除它們的所有優勢。

西部資料認為， 即使在 2025年之後，哪怕是5bpc 的3D NAND也幾乎沒有意義。但是 鎧俠現在展示了每個單元儲存 7 位的物理可能性，甚至談到了最終可以提升到保持每個單元 8位。