愛伊米

鎧俠展示7bitcell快閃記憶體新技術,AMD 4奈米下代APU曝光

鎧俠研究7bit/cell快閃記憶體,美光嘗試晶圓鍵合:

繼5bit/cell(PLC)和6bit/cell(HLC)之後,在今年的IMW2022國際儲存器研討會上,鎧俠展示了每個儲存單元中儲存7位元資料(7bit/cell)的快閃記憶體新技術。7bit/cell意味著快閃記憶體需要128個閾值電壓來儲存資料,相比之下TLC只需要8個閾值電壓,QLC也只需要16個閾值電壓。由此可見7bit/cell的難度之高。

鎧俠展示7bitcell快閃記憶體新技術,AMD 4奈米下代APU曝光

和6bit/cell技術類似,目前7bit/cell快閃記憶體的研究尚處於實驗室階段,需要在極低溫度(77K,約零下196攝氏度)下實現。低溫環境可以減少資料讀取噪聲,溝道材料從多晶矽改為單晶矽以降低電阻,單元電晶體的漏電流也得到降低。

鎧俠展示7bitcell快閃記憶體新技術,AMD 4奈米下代APU曝光

下圖是3D NAND快閃記憶體的結構比較,左邊是截面結構示意圖,右側是透過透射電子顯微鏡觀察到的單元截面結構影象。其中a和c是採用常規多晶矽(poly-Si)作為溝道材料,b和d是單晶矽材料。

鎧俠展示7bitcell快閃記憶體新技術,AMD 4奈米下代APU曝光

由於HLC(Hexa-level Cell)已經被6bit/cell使用,小編不知道這次7bit/cell的Hepta-level Cell該怎麼縮寫。

同樣是在IMW2022上,美光談到了提高快閃記憶體密度合容量的方法以及提升I/O速度的方向。

鎧俠展示7bitcell快閃記憶體新技術,AMD 4奈米下代APU曝光

美光提到將快閃記憶體CMOS外圍電路和儲存陣列分開在不同晶圓上製造,然後再結合在一起的方式,這樣能夠消除快閃記憶體介面速度繼續提升的障礙,實現3000MT/s以上的高速傳輸,滿足PCIe 5。0乃至未來PCIe 6。0 SSD對快閃記憶體高速IO介面的需求。

鎧俠展示7bitcell快閃記憶體新技術,AMD 4奈米下代APU曝光

這個方法聽起來是不是很熟悉?沒錯,長江儲存的Xtacking晶棧技術就是第一個這樣做的。

AMD 4奈米APU首次曝光:

AMD在上週剛剛宣佈的下一代4奈米工藝APU已經出現在MilkyWay@Home資料庫中。MilkyWay@Home是全球第二大分散式計算專案,此前有多款AMD新品都是首先在它的資料庫中被發現。

鎧俠展示7bitcell快閃記憶體新技術,AMD 4奈米下代APU曝光

代號Phoenix Point的Ryzen 7000 APU主要面向輕薄膝上型電腦,將採用4奈米工藝製造,基於ZEN4+RDNA3架構,支援PCIe 5。0和DDR5,並首次加入AMD的人工智慧引擎(AIE)。

鎧俠展示7bitcell快閃記憶體新技術,AMD 4奈米下代APU曝光

這次被發現的Phoenix Point工程樣品代號為100-000000709-23_N,擁有16個執行緒。

鎧俠展示7bitcell快閃記憶體新技術,AMD 4奈米下代APU曝光

預計Phoenix Point會在明年初的CES上正式亮相。