IC技術圈期刊內容涵蓋FPGA、前端、驗證、後端、自動化、模擬、求職、管理等IC技術領域，歡迎閱讀，歡迎投稿。
本期文章包括：FPGA 14篇，前端 3篇，驗證 2篇，後端 6篇。
#後端 #starrc #Primetime
最近遇到了一個spef沒有反標成功的案例。首先確認netlist和spef是基於同一套資料產生的，一致性沒有問題。其次確認了這些沒有反標上的net，都有實際的繞線。這就奇怪了，很多線沒有反標上。
白話IC
#前端
程式碼不規範的代價可能是巨大的
IC小迷弟
#FPGA #xilinx #multiboot
例項出發演示Multiboot。
OpenFPGA
#FPGA #matlab #數字調製解調
主要包括FPGA實現數字訊號處理基礎、ASK調製解調、PSK調製解調、FSK調製解調、QAM調製解調，以及擴頻通訊的設計與實現等內容。
ZYNQ
#驗證
摸魚正規化
#FPGA #Vivado #HLS
本文將為大家學習HLS提供一些講解以及資料彙總。
ZYNQ
#後端
全棧晶片工程師
#後端
全棧晶片工程師
#後端
全棧晶片工程師
#後端
全棧晶片工程師
#FPGA #intel #altera
自從Altera被Intel收購後，似乎放棄了整個中國市場，Altera市場佔有率被其他FPGA廠家所侵蝕，國內目前還有一些公司用Altera的FPGA（CPLD居多），所以今天我們再去了解一下Intel FPGA系列產品。
OpenFPGA
#FPGA #NES #DIY #開源
想自己做個nes遊戲機嘛（純硬解，無延時），軟硬體開源！
OpenFPGA
#FPGA #雷達訊號 #DDS
DDS（Direct Digital Synthesizer）技術是一種頻率合成方法，其輸出頻率具有解析度高、功耗低、頻率切換速度快且頻率切換時輸出訊號的相位連續等特點。為此在數字訊號處理及硬體實現中有著很重要的作用。本篇帶來FPGA設計之基於DDS的線性調頻訊號的產生。
FPGA技術江湖
#FPGA #雷達訊號處理 #數字下變頻 #simulink #matlab
數字上下變頻是雷達系統中兩個重要的模組。在雷達傳送端，由於天線的長度有限會影響到電磁波的波長，而波長與訊號的頻率成反比，故在傳送端需要使用數字上變頻提高訊號的頻率；而在雷達的接收端若不進行下變頻處理，根據奈奎斯特取樣定理，需要使用訊號頻率2倍的取樣率才能準確無誤的將訊號還原出來，對AD取樣速率以及後續FPGA處理訊號的速率要求非常高，不利於系統設計，故在接收機端先將射頻訊號下變頻到中頻訊號，再將中頻訊號下變頻到零中頻訊號，方便後續對訊號的處理。本次設計同樣是透過在simulink搭建模型並透過matlab模擬得到正確設計後生成IP核的形式來實現數字下變頻的功能。
FPGA技術江湖
#FPGA #SATA3。0
SATA是一種基於行業標準的序列硬體驅動器介面，以連續序列的方式傳輸資料，支援熱插拔，主要用於SATA主機與大容量儲存裝置之間的資料傳輸。
科學文化人
#驗證 #fsdb #vcd
雖然VCD波形用得很少了，但還是有極少數情況需要。比如給類比電路做vector，fsdb版本過新打不開，或者單純沒有verdi，或者是為了與開源工具互動……下面介紹了用verdi自帶的工具fsdb2vcd來轉換VCD的方法。
ExASIC
#FPGA #眼圖
眼圖的測量對於高速序列匯流排的重要性不言而喻，眼圖反映了匯流排通道環境的優劣，訊號的好壞等等，正確的識別眼圖是一項基礎技能，如果具體識別眼圖呢？
FPGA LAB
#FPGA #行為模擬
為了適應不同的模擬平臺（並不是說哪個模擬平臺錯了） ，且本著模擬意義的實際情況，我們不應該在極端的情況下進行模擬，不僅沒有意義，而且讓人疑惑。
FPGA LAB
#FPGA #時序分析
理論分析VIVADO對建立時間的分析方法，短文
FPGA LAB
#FPGA #時序分析
VIVADO對建立時間分析的示例
FPGA LAB
#FPGA #時序分析
保持時間
FPGA LAB
#前端 #SDC #ASIC
ASIC / FPGA SDC 入門、進階總結
數位電路IC
#後端
比較臺積電與umc的工藝
白話IC
#前端 #半導體 #資訊 #晶片 #秋招 #薪資
數字IC設計是一個很大的範疇，很多概念也容易混淆，對於應屆生來說，不僅要面對選設計、驗證、DFT職位方向問題，同樣也要考慮不同晶片的市場前景。
OpenIC
#FPGA #設計思想和原則
本文的目的不是介紹記憶體定址的具體設計，而是想透過記憶體定址的設計思想看看對FPGA設計有什麼幫助和借鑑。
FPGA開發之路
歡迎關注公眾號
IC技術圈
致力於建立知識、人的聯絡
