優秀的 VerilogFPGA開源專案介紹（六）- MIPI

MIPI的協議我就不詳細介紹了（可以檢視），這裡和開源方案比較接近的即使FPGA實現MIPI物理層（DPHY）中電氣屬性相關的幾種方案：

MIPI DPHY RX實現方案

方案一

使用自帶DPHY的FPGA

帶有DPHY的專用FPGA。目前國內一些FPGA廠商是有的，如高雲的FPGA是有自帶DPHY（小蜜蜂家族），xilinx的UltraScale系列支援MIPI D-PHY介面，Altea/Intel、Lattice等最新系列FPGA也是具有這一介面的。

使用FPGA自帶的DPHY好處就是可以降低電路的複雜度及提高系統穩定性。但是需要注意一點這種方案也是要看FPGA內嵌DPHY的版本及完成度，能不能達到MIPI的速度還是要看具體晶片的資料手冊。

高雲DPHY的介紹

xilinx的UltraScale系列DPHY說明

Lattice CrossLink繫系列DPHY說明

方案二

使用專門ASSP晶片轉換到LVDS

這種方案就不需要介紹了，專用ASIC（MC系列這種方案可以支援到2Gbps/Lane速率以上，只要FPGA的IO速率夠用），方案不及自帶DPHY的方案，但是也足夠用了，綜合考慮方案的成本，這種方案也是目前很多公司選用的方案。

MC系列IC的DPHY解決方案

方案三

電阻網路方案

可以參考xilinx官方文件xapp894，要求800M Hz以下，走線30mm以內。說白了只能用用而已。

電阻網路方案示意圖

為什麼介紹這幾種方案呢？因為開源的MIPI專案的前提是你需要有DPHY。

0、MIPI Alliance （MIPI聯盟）

❝

https：//www。mipi。org/

❞

MIPI Alliance 是一個全球協作組織，為開發移動和受移動影響的裝置的行業提供服務。該組織的重點是設計和推廣硬體和軟體介面，以簡化裝置內建元件的整合，從天線和調變解調器到外圍裝置和應用處理器。MIPI 聯盟制定其所有規範以滿足移動裝置所需的嚴格操作條件：高頻寬效能、低功耗和低電磁干擾（EMI）。

PS：這兩次為什麼都把相關官網放到前面呢？因為每次大家都會在後臺找我要XX介面的協議文件，所以後面我會先把相關官網放到前面，上面下載文件不僅免費，主要是權威和“新鮮”。

1、mipi_csi_receiver_FPGA

❝

https：//github。com/circuitvalley/mipi_csi_receiver_FPGA

❞

這個是一個完整的專案了，實現了一個UVC攝像頭，IMX219（索尼）攝像頭（MIPI）進入FPGA透過FX3（USB PHY）出去，實現整個資料流，需要IP的自己可以提取，唯一的缺點是使用了Lattice平臺去雁陣（不能算是缺點，只是國內使用者較少），但是該專案未使用任何針對FPGA 的IP，純HDL，因此可以輕鬆移植到任何 FPGA上（資源夠的情況）。

專案簡介

此專案包含用於通用 FPGA CSI 接收器的硬體、Verilog 原始碼和 USB3。0 影片裝置類（UVC）控制器 C語言原始碼（韌體），該專案未使用任何針對FPGA 的IP，純HDL，因此可以輕鬆移植到任何 FPGA上（資源夠的情況）。

支援幀率從 15 到 1000 FPS，解析度從 640x80 到 8M 3280x2464。

1080p 60FPS 時的最大資料速率約為 2Gbps。

透過 UVC 控制幀速率和解析度。手動曝光和手動亮度控制，飽和度控制。還可以使用對映伽馬控制啟用測試圖案。

目前測試完成的案例：

TODO：需要在 FPGA 端進行改進以實現自動曝光、亮度和白平衡校正。

PS：連結中有影片演示

下面的專案與此類似就不展開介紹了：

❝

https：//github。com/circuitvalley/USB3_MIPI_CSI2_RX_V2_Crosslink_NX

❞

❝

https：//github。com/cudnn/USBtoMIPI

❞

2、mipi-demo

❝

https：//github。com/hdl-util/mipi-demo

❞

可以觸控的實現方案。

簡介

整個方案為 Raspberry Pi Camera v1。1 （OV5647）（mipi介面，可能是最便宜的MIPI攝像頭）透過 HDMI 的實時顯示。

模組介紹：

hdl-util/hdmi ：透過HDMI傳輸影片/音訊

hdl-util/mipi-ccs：使用MIPI CCS控制相機

hdl-util/i2c ： I2C主控

hdl-util/mipi-csi-2：使用MIPI CSI 2 的攝像機影片接收

hdl-util/sdram-controller ： SDRAM控制器

hdl-util/clock-domain-crossing ： FPGA 上時鐘域交叉的實用程式

hdl-util/gray-code ：任意寬度的格雷碼

演示

3、MIPI_RX_ST

❝

https：//github。com/vidor-libraries/MIPI_RX_ST

❞

該專案包含一個MIPI_RX_ST IP核，埠描述如下：

MIPI_RX_ST IP 從 MIPI CSI2 中提取 8 位原始資料並輸出包含 4：4：4 RGB 影片的影片流。

影片資料專門從cMIPI_HT_RAW8（十進位制42）資料包中提取，並透過二維插值將bayer轉換為4：4：4：RGB；為此，我們將資料記錄在行緩衝區中以儲存前兩行。行緩衝區有 32 位，其低 16 位包含前一行，而其高 16 位包含倒數第二行。總共有 3 行，最多可以使用 5 個畫素進行插值，具體取決於資料型別。

4、i3c-slave-design

i3C，同樣由MIPI聯盟制定，主要用於替代傳統的USRT、I2C和SPI，並向下相容I2C。