semiwiki
作者︱
Tom Dillinger
臺積電最近舉辦了第10屆年度開放創新平臺 （Open Innovation Platform ：OIP） 生態系統論壇。在會中不但談及臺積電N3流程節點的技術和設計支援更新，還有高效能計算（HPC）平臺所推行的舉措。本文提供了有關設計工藝協同最佳化（DTCO）活動的更多詳細資訊，與N3製程相比，這些活動為N3HPC 帶來了效能提升。本文總結了設計解決方案探索和技術基準測試總監Y。K。Cheng主題為“N3 HPC設計工藝協同最佳化”的演講重點。
背景
設計工藝協同最佳化是指工藝開發工程和電路/IP 設計團隊之間的合作。技術團隊最佳化裝置和光刻工藝“視窗”，通常使用 TCAD 流程模擬工具。在先進節點，線寬、間距、均勻性和密度（和密度梯度）允許的光刻變化是有限的。技術最佳化旨在定義標稱制造引數，其中高維統計視窗保持高產量。電路設計團隊評估不同光刻拓撲的效能影響，提取寄生RC引數並註釋到裝置級網列表的模型。
DTCO的一個關鍵要素是庫IP小組所追求的。標準單元格“影象”定義了nFET/pFET 裝置寬度的分配（垂直）尺寸以及可用於單元內連線的（水平）佈線軌道數。該影象還包含了具有全域性電源/接地電網連線要求的區域性配電拓撲。
除了庫單元影象外，高階節點的縮放金屬線的當前密度增加意味著 DTCO 包括接觸/通孔連線的工藝光刻和電路設計策略。由於光刻/蝕刻均勻性限制，觸點/通孔尺寸的設計可變性極其有限，因此工藝和電路設計團隊專注於最佳化多個並行觸點/通孔和相關的金屬覆蓋範圍。
而且，DTCO 的一個至關重要的方面是 SRAM 位單元的設計和製造。設計人員推動積極的單元面積光刻，結合裝置尺寸靈活性，以獲得足夠的讀/寫噪聲容限和效能（在位線上有大量的虛線單元）。工藝工程師尋求確保合適的光刻/蝕刻視窗，與此同時，必須關注製造過程中的統計公差，以保障高良率。
臺積電為客戶提供內部開發的基礎IP提供了一個緊密的DTCO開發反饋迴圈。
N3HPC DTCO
會上，Y。K。演示強調了N3HPC DTC結果，如下圖所示的功率與效能曲線。圖中用到的參考設計塊來自Arm A78核心；曲線跨越一系列供電電壓，具有典型裝置特性。與基線N3產品相比，將得到整體12%的效能提升。需要注意的是，對於相同的電源電壓，功耗略有增加。Y。K。 詳細介紹了已納入N3HPC的一些DTCO結果。他表示，每個功能都會導致效能增益相對減小 ，需要一致的最佳化才能實現整體提升。
更大的單元高度
單元內更寬的nFET和pFET裝置為HPC架構中常見的電容負載提供了更大的驅動強度。
接觸柵間距 （CPP） 的增大
FinFET 裝置中一個重要的寄生貢獻是柵-源/漏電容 （Cgd + Cgs）-CPP的增大可增加單元面積（和電線長度），但會降低此電容。
增加後端（BEOL）金屬間距（更寬的電線）的靈活性，並相應地增加通孔，如下圖所示
高效金屬絕緣體金屬 （MiM）去耦電容拓撲
下面所示的 MiM 電容橫截面描繪了三個金屬“板”（2 VDD + 1 VSS），用於提高二板實施的均體效率。
改進的去耦（以及減少電容寄生輸入阻抗Rin）可減少 HPC 應用中常見的開關活動電源電壓“下降”。
雙高單元
在開發單元格影象時，庫設計團隊面臨著單元高度和電路複雜性之間的權衡。如上所述，較高的單元格高度允許更多的單元內佈線軌跡連線複雜的多階段和/或高扇入邏輯功能。其中，要求最高的單元格佈局通常是可掃描觸發器。然而，對於許多門級來說，整個庫普遍使用的更大單元高度往往是低效率的。
N3HPC 的 DTCO 活動促使臺積電採用雙高庫設計方法。雖然雙高單元被選擇性地應用於早期技術，但N3HPC採用了400多個新單元。這就需要與 EDA 工具供應商進行廣泛的合作，以支援影象技術檔案定義、有效的單元格放置規則以及自動佈局佈線演算法，這些演算法將成功地將單高和雙高單元整合到設計塊中。
Y。K。 還表示，作為N3HPC庫設計的一部分，多級單元中的裝置尺寸是為最佳化PPA而重新設計的。
自動佈線功能
時序驅動佈線演算法透過“促進”關鍵效能網路的層分配，利用了上金屬層降低的 R*C/mm 特性。如上所述，N3HPC DTCO的努力使更多的潛在 BEOL 金屬線光刻寬度/間距成為可能。
如下所示，佈線演算法需要增強功能，以便選擇“非預設規則”（NDR）來選擇線寬/間距。（NDR已經使用了相當長一段時間了——通常，這些效能關鍵網路是優先佈線的，或者通常是手動預佈線。N3HPC DTCO 功能要求擴充套件 NDR 使用量，作為一般自動佈線功能。該圖還描述瞭如何透過需要插入的柱圖案來支援增加的訊號電流。
對於光刻規則嚴格且 NDR 不是選項的較低金屬層，需要增強佈線演算法以支援平行軌跡佈線（以及透過插入），如上所示。
EDA 支援
要利用其中的諸多 N3HPC DTCO 功能，需要額外的EDA工具支援。下圖列出了主要 EDA 供應商新增的關鍵工具的增強功能。
總結
臺積電已承諾推出高效能計算平臺，作為HPC特定工藝產品的一部分，將帶來顯著的效能提升。N3HPC 進行了一組DTCO專案，在示例Arm核心設計塊上累計獲得12%的效能收益。其最佳化跨越了一系列設計和工藝光刻視窗特性，從標準單元庫設計到BEOL互連選項，以及MiM電容製造。相應的EDA工具（特別是自動佈局佈線）已與主要EDA供應商合作開發。
