芯耀輝SIPI團隊在晶片早期Floorplan規劃時就參與討論設計，透過團隊成員與客戶做深入溝通了解產品的需求，快速準確地找到具有價值的系統解決方案，可提供穩固的SIPI硬體設計，並逆向的驅動Floorplan的擺放，透過此方式可以保證所設...

時間：2021-11-17標籤：SIPI 訊號 模擬 芯耀輝 走線 

3、超越摩爾：IP必須涵蓋更加複雜的功能子系統、擁有更高的適配性、智慧化自動化以及高抽象層次和高精度的系統級模型和自適應介面，從而將是新一代EDA＋IP+AI協同自動設計的新時代，這將打破常規從頂層系統抽象到底層物理實現方法論的革新，來滿足...

時間：2021-10-20標籤：IP 摩爾 芯耀輝 晶片 介面 

在9月15日的IP SoC China 2021研討會上，芯耀輝技術支援總監劉好朋以《高效能、低功耗、高可靠性DDR介面的設計與實現》為題，為大家介紹了芯耀輝DDR PHY IP產品的研發與技術優勢...

時間：2021-09-26標籤：DDR IP 芯耀輝 PHY 設計 

我將充分發揮20多年在先進工藝高階IP研發及前沿科研上的成功經驗，特別是發揮澳門微電子完整IP產業團隊的專業優勢，帶動粵港澳大灣區科技一體化創新發展，深化與國內外及澳門學術界的產學研合作，打造領先的研發隊伍並帶領團隊自主研發未來全面數字化時...

時間：2021-04-07標籤：芯耀輝 IP 餘成斌 研發 團隊