AMD已經官方披露了Zen4架構的規劃，包括消費級的銳龍、資料中心級的霄龍，都是5nm工藝。

Zen4產品在桌面命名為銳龍7000系列（Raphael），新的AM5 LGA1718封裝介面，支援雙通道DDR5、PCIe 5。0，下半年釋出。

在資料中心則是霄龍7004系列(Genoa)，新的SP5 LGA6096封裝介面，最多96核心192執行緒，支援12通道DDR5、128條PCIe 5.0，下半年登場。

還有個衍生版Zen4c（Bergamo），針對雲服務最佳化，最多128核心256執行緒，明年初推出。

日前我們曾見過一張Zen4霄龍的諜照，但只有正面。現在新的諜照來了，正方面都有。

這也是第一次看到新的SP4 LGA6096封裝介面，密密麻麻的6096觸點，分成了四組，每一組都是1524個

，這已經比AM3介面的針腳數（1331個）都要多了。

事實上，SP5介面的針腳/觸點定義、安裝支架結構，早在去年就隨著某廠商被黑而洩露了。

這顆樣品是

入門的16核心32執行緒，最高加速頻率3.7GHz，熱設計功耗195W

，但只是樣品規格，不代表最終SKU。

更有趣的是，同時爆出的還有X光下的照片，可以看到內部三顆晶片：居中大的是負責輸入輸出的IOD，左右各有一顆CCD，顯然每顆只有8個核心。

如果要湊夠96個核心，那就得12顆CCD

，這和AMD此前公佈的示意圖佈局完全相符。

AMD之前公佈的內部示意圖

猜測的Zen4 96核心霄龍每部佈局圖