作者 | 付斌
從1997年開始，基於奈米數字的傳統制程節點命名方法已不再與電晶體實際的柵極長度相對應。
現在，從CPU到GPU，都會聽到10nm、7nm、5nm這樣的字眼。透過這一參考數字便可輕鬆直觀地悉知工藝進步情況，消費者也普遍會利用這一數字選擇產品。
但就這樣一個簡單的數字背後，卻存在著一些“貓膩”，一些廠商利用它背後的漏洞，玩起了文字遊戲。
有錢人的遊戲
奈米究竟是怎樣的概念？1nm相當於萬分之一的頭髮粗細，形象地講，1nm的物體放到乒乓球上，就像一個乒乓球放在地球上一般。
而矽原子的直徑為0。117nm，5nm意味著只有約43顆原子的大小，3nm只有約26顆原子的大小。晶片從業者就是行走在微觀世界的雕刻家。
此處廠商用到的奈米數字是區分晶片工藝而使用的一種數字，也被稱為製程。
製程直接影響晶片組的效能優劣、電源效率和體積，它一般以28nm為分水嶺，區分先進製程和成熟製程，前者多用於對計算效能要求更高的領域，後者用於成本較高的場景。
雖然兩種製程都很重要，但更先進的製程代表的是廠商的硬實力。
這串數字是如何得來的？
製程最早以前指代的是電晶體的物理特徵，包括柵極長度和電晶體半截距（half-pitch），柵極長度用於測量二維電晶體電晶體源極和漏極的間距，電晶體半截距是指晶片內部互聯線間距離的一半，即光刻間距的一半。
不同電晶體結構示意圖，圖源：泛林半導體
而製程的演進實際上是摩爾定律自我驅動下的預言結果。
為實現摩爾定律中對於晶片每隔18~24個月增加一倍電晶體容納量的定義，柵極長度和電晶體半截距在每個節點上都需要增長約0。7倍，由此計算出的結果進行排布便是最原始的製程節點。
摩爾定律中劃分的製程節點，圖源：WikiChip Analysis
雖然提升製程有很多好處，但它對廠商來說是昂貴的遊戲。據DIGITIMES估計，建設一座28nm晶圓廠投資額達60億美元，到5nm晶圓廠投資額高達160億美元。
另據IBS資料，3nm晶片設計費用達5億~15億美元，興建一條3nm產線成本為150億~200億美元。
目前，舞臺上只剩下臺積電（TSMC）、三星（Samsung）、英特爾（Intel）三個玩家角逐最頂尖的先進製程。
不同製程的玩家分佈圖，圖源：Wikipedia
誰在玩文字遊戲
時間回到2014年，英特爾（INTC。US）還是製程霸主，在當年率先邁入14nm製程。時隔一年，三星和臺積電才各自推出14nm和16nm製程，但萬萬沒想到的是這卻成了英特爾最後的輝煌。
2017年，三星和臺積電相繼宣佈10nm製程進入量產階段，但此時英特爾卻只能在14nm之後加個“+”號，從數字上來看，英特爾這次輸掉了先手優勢。
在競爭首次失利後，2017年3月，時任高階研究員、流程架構和整合總監Mark Bohr 在英特爾官網上指出，行業需要一個全新的製程度量方法，以便創造公平的競爭環境，讓客戶能夠輕鬆比較不同的晶片工藝。
他提出可以利用標準化的密度指標當作全新的製程衡量方式，同時還放出一張不同製程節點下晶體密度的規劃圖，圖中顯示其他廠商早已偏離製程應在的落點。
換言之，其他廠商根本是在玩文字遊戲。而彼時這張圖也似乎在宣誓，英特爾的10nm在2018將會面世。
英特爾公佈的電晶體密度圖，圖源：Intel
緊接著，在2017年9月，英特爾召開發佈會推出自家的10nm製程，少有地將臺積電和三星並列對比，在問及為何直指友商時，英特爾說道：“老虎不發威，當我是病貓嗎？”
英特爾公佈的10nm技術密度對比，圖源：EDN China
但此後，英特爾的10nm卻再也沒了訊息，10nm成了英特爾過不去的坎。最後回過頭來，發現在14nm節點兜兜轉轉了很多年，只搞出14nm+和14nm++，落了個“牙膏廠”的外號。
而到2019年，英特爾終於量產10nm了，世界卻變了天，三星和臺積電的製程已到達7nm/6nm，5nm蓄勢待發。
實際上，對於奈米數字這個稱謂，英特爾是保守的。
據EETimes China分析，三星在製程命名上是冒進的，假若以三星的標準來看，英特爾的14nm+++（英特爾早期規劃中的製程，未正式釋出）完全可以命名為12nm，甚至是10nm。
在HotChips31（2019年）上，臺積電研究副總裁Philip Wong表示，現在多少奈米代表的只是技術上的迭代，就像車型號一樣不具明確意義，所以請不要將節點與實際提供技術的名稱混淆。
時隔一年，臺積電營銷負責人Godfrey Cheng也承認，從0。35μm（350nm）開始，奈米數字就不再真正代表物理尺度了，只是一種行業標準化術語。他與Mark Bohr的觀點一致，認為工藝節點需要一種全新的描述化語言。
沒有參與到文字遊戲中的英特爾，在2021年7月正式“反擊”，引入全新的命名體系，將原本的10nm Enhanced SuperFin更名為Intel 7，將7nm更名為Intel 4，之後繼續延續這種命名方式分別稱為Intel 3、Intel 20 、Intel 18 （ 即埃米，10埃米=1奈米）。
這一次，英特爾也加入了文字遊戲的行列，甚至還創造一種埃米級的命名方式。另外，按照摩爾定律計算下，的確會出現1。8nm、1。3nm、0。9nm之類的數字，埃米還能避免小數點的出現，一舉兩得。
2011年~2025年三大廠商製程節點對比表
資料來源丨國海證券研究所、遠川網際網路組、各公司官網
偏離的曲線
為什麼說三星和臺積電是在玩文字遊戲？
實際上，一開始柵極長度和電晶體半截距是相等的，且與奈米數字相對應。
但從1997年開始，基於奈米數字的傳統制程節點命名方法已不再與電晶體實際的柵極長度相對應，並且在14nm以後，這些數字就幾乎不存在任何物理上的意義了，僅僅相當於一個代號。
假若幾何縮放真的能夠與實際特徵大小同步，那麼2015年，業界就會進入1nm製造時代。
在2015年之前遠低於1nm？愉快的幻想，圖源：ExtremeTech
以2011年為例，英特爾在22nm節點上切換為FinFET結構，其柵極長度為26nm，半間距為40nm，鰭片則為8nm。
製程、半截距和門極長度對比表，圖源：IEEE
繼續沿用沒有物理意義的奈米數字的方式其實是有迷惑性的。一方面，會讓人認為是物理幾何上的微縮，另一方面，會讓人誤解半導體技術已經達到物理極限。
英特爾、三星、臺積電電晶體密度對比圖，圖源：WikiChip Analysis
透過對比發現，同一代製程的電晶體密度英特爾將近是臺積電的一倍。當英特爾將其10nm更名為Intel 7時，電晶體密度仍然是與臺積電7nm相當的。
對臺積電來說，效能較上一代有提升，這一數字也與物理毫不相關，即便不在正確的摩爾定律對應點上，這樣叫也沒什麼問題。
業內人士指出，將英特爾的製程轉換為“等效節點”（EN），預計英特爾原規劃的7nm的EN值為4。1nm，介於三星、臺積電的5nm和3nm之間；英特爾原規劃的5nm的EN值為2。4nm，介於三星、臺積電的3nm和2nm之間。
Tom‘s Hardware指出，對於不瞭解內情的人，英特爾的10nm Superfin架構聽起來遠不如AMD使用的臺積電7nm，這是具有欺騙性的。
不過仍然需要指出的是，英特爾的10nm的確晚了一些，現在三星和臺積電的電晶體密度早已趕超英特爾，落後和擠牙膏是不爭的事實，甚至英特爾現任CEO帕特·基辛格也承認了這種落後，所以現在英特爾將希望都押注在了Intel 20 ，即原2nm上。
2021年不同製程節點的電晶體密度對比，圖源：AnandTech
新的遊戲規則
既然利用奈米數字衡量制程誤導性那麼強，有什麼更優解嗎？
IEEE一篇文章中建議採用LMC密度指標度量半導體基本技術，LMC密度指標分為三個部分：邏輯電晶體密度DL、主儲存器密度DM、主儲存器與邏輯電晶體間連線密度DC。
邏輯電晶體密度、主儲存器密度、互連密度趨勢圖，圖源：IEEE
雖然業界更偏向用喜歡的標籤來推銷自己的技術，但LMC密度指標作為一種通用語言，能夠更加均衡地衡量半導體制造商之間的技術進步。
Mark Bohr則是建議對2 bit NAND（4個電晶體）和SFF（Scan Flip Flop，掃描觸發器）密度進行綜合計算，並建議每個晶片製造商在提到工藝節點時，都以MTr/mm （百萬電晶體每平方毫米）為單位披露“NAND+SFF”的密度指標。
同時考慮到工藝不同，最好還可以再單獨報告SRAM單元尺寸。
英特爾認為更加科學的計算公式，圖源：Intel
雖然Mark Bohr在之前的提議確有一定道理，但讓競爭對手公開電晶體密度並跟著自己規則走，並不是一件能引起行業共識的事情。
反觀三星和臺積電，利用文字遊戲成功逆襲後，又在密度逐漸趕超英特爾，一時間逼迫對手改名是不現實的，所以英特爾才要創造出一種完全不同的符號。
從現在來看，三大廠商都將押注2nm/Intel 20 ，新一輪爭霸戰即將打響。
現在，從CPU到GPU，都會聽到10nm、7nm、5nm這樣的字眼，透過這一參考數字便可輕鬆直觀地悉知工藝進步情況，消費者也普遍會利用這一數字選擇產品。
但就這樣一個簡單的數字背後，卻存在著一些“貓膩”，一些廠商利用它背後的漏洞，玩起了文字遊戲。
