愛伊米

臺積電正式公佈 2nm 製程:功耗降低 30%,預計 2025 年量產

IT之家 6 月 17 日訊息,臺積電在 2022 年技術研討會上介紹了關於未來先進製程的資訊,N3 工藝將於 2022 年內量產,後續還有 N3E、N3P、N3X 等,N2(2nm)工藝將於 2025 年量產。

臺積電正式公佈 2nm 製程:功耗降低 30%,預計 2025 年量產

臺積電首先介紹了 N3 的 FINFLEX,包括具有以下特性的 3-2 FIN、2-2 FIN 和 2-1 FIN 配置:

3-2 FIN – 最快的時鐘頻率和最高的效能滿足最苛刻的計算需求

2-2 FIN – Efficient Performance,效能、功率效率和密度之間的良好平衡

2-1 FIN – 超高能效、最低功耗、最低洩漏和最高密度

臺積電稱 FINFLEX 擴充套件了 3nm 系列半導體技術的產品效能、功率效率和密度範圍,允許晶片設計人員使用相同的設計工具集為同一晶片上的每個關鍵功能塊選擇最佳選項。

臺積電正式公佈 2nm 製程:功耗降低 30%,預計 2025 年量產

臺積電正式公佈 2nm 製程:功耗降低 30%,預計 2025 年量產

而在 N2 方面,臺積電稱這是其第一個使用環繞柵極電晶體 (GAAFET) 的節點,而非現在的 FinFET(鰭式場效應電晶體)。新的製造工藝將提供全面的效能和功率優勢。在相同功耗下,N2 比 N3 速度快 10~15%;相同速度下,功耗降低 25~30%。不過,與 N3E 相比,N2 僅將晶片密度提高了 1。1 倍左右。

臺積電正式公佈 2nm 製程:功耗降低 30%,預計 2025 年量產

N2 工藝帶來了兩項重要的創新:奈米片電晶體(臺積電稱之為 GAAFET)和 backside power rail。GAA 奈米片電晶體的通道在所有四個側面都被柵極包圍,從而減少了洩漏;此外,它們的通道可以加寬以增加驅動電流並提高效能,也可以縮小以最大限度地降低功耗和成本。為了給這些奈米片電晶體提供足夠的功率,臺積電的 N2 使用 backside power rail,臺積電認為這是在 back-end-of-line (BEOL) 中對抗電阻的最佳解決方案之一。

臺積電正式公佈 2nm 製程:功耗降低 30%,預計 2025 年量產

IT之家瞭解到,臺積電將 N2 工藝定位於各種移動 SoC、高效能 CPU 和 GPU。具體表現如何,還需要等到後續測試出爐才能得知。