集微網訊息 7月20日，高通第一代驍龍W5+/W5可穿戴平臺正式釋出。相比上一代驍龍4100/4100+平臺，驍龍W5+/W5平臺在系統級晶片（SoC）、協處理器、電源管理積體電路（PMIC）和調變解調器等方面進行了全面技術革新，實現了全面的效能躍升。

高通技術公司產品市場高階總監、智慧可穿戴裝置全球負責人Pankaj Kedia談到：“針對驍龍W5/W5+可穿戴平臺，我們重點關注三大領域，首先是超低功耗，從而實現持久的電池續航；第二是突破性效能以打造豐富的使用者體驗；最後是高整合度緊湊封裝，從而支援輕薄創新設計。”

筆者留意到，高通在進行介紹時還用到一句“專門面向下一代可穿戴裝置打造”來總結驍龍W5+/W5平臺的特性。可以理解為，新的平臺是具有針對性地解決了當前可穿戴裝置普遍存在的痛點。

架構創新實現超低功耗

經過近幾年的產品迭代，可穿戴終端裝置的升級其實形成了一些限制，不論是外觀設計還是功能應用方面，都逐漸出現同質化現象。這也意味著，如果品牌廠商短期內無法突破限制，並推出更具差異化的產品來展現競爭力，或許會與可穿戴裝置市場的增長高峰期擦肩而過。

這些限制條件中，最讓終端廠商困擾的一項就是產品功耗和續航問題。終端創造更豐富多元化的應用場景，無疑需要更強算力的晶片支援，與此同時，還要兼顧產品的功耗和續航能力。然而兩者之間本身就存在取捨，常規的平臺很難做到兩全其美。

基於上述背景，驍龍W5+/W5平臺採用了創新性的增強型混合處理架構，對終端裝置工作任務進行有效分配，用不同的核心處理不同的任務負載，實現節省功耗的目的。在包括飛航模式、始終開啟的螢幕、LTE待機、後臺通知、藍芽音樂、GPS定位等許多典型終端應用場景中，第一代驍龍W5+可穿戴平臺相比驍龍4100+功耗可降低30%到60%。

首先是應用場景方面，據高通技術公司資深產品經理丁勇介紹：“第一代驍龍W5+/W5可穿戴平臺採用大、小核的處理架構，目前的大核SoC和小核協處理器是專門為可穿戴裝置打造的兩款全新晶片。大核SoC面向Google Wear OS和AOSP作業系統研發，會承擔如通訊、LTE、調變解調器等功能，以及一些Android應用的執行，包括攝像頭和射頻的處理任務；而協處理器是基於FreeRTOS系統，集成了更多功能，包括顯示、運動健康感測器、以及這一代新加入的對音訊處理和通知推送等功能的支援，我們認為這幾大功能和應用可以完全滿足目前使用者對可穿戴產品的需求。”

另外在降低功耗、提升裝置續航能力問題的處理上，驍龍W5+/W5可穿戴平臺增加了低功耗藍芽架構、低功率島的設計理念以及低功耗狀態。

丁勇在具體闡述新平臺的低功耗設計時說到：“與前代平臺相比，新平臺不僅升級到了藍芽5。3，還將藍芽功能模組從大核轉移到了協處理器上，將低功耗做到了極致，因為我們的小核擁有低功耗架構；同時我們也可以確保藍芽始終開啟。然後是低功率島的設計架構，大家知道晶片分很多功能模組，包括GPS、Wi-Fi、音訊等，設立低功率島的作用就是將這些模組分別供電，當用戶使用GPS時，我們的GPS模組就會上電工作，不用時就會下電，避免浪費電量，最大程度降低功耗。第三是低功耗狀態，這是高通的創新設計，目前業界只有高通能夠支援：我們引入了深度睡眠和休眠這兩個工作機制。在深度睡眠模式下，我們會將所有與安卓相關的內容存放到RAM裡，將大核做斷電處理。在這種工作模式下，功耗可以控制得很好。另外，我們還可以讓Android系統的內容進入休眠模式，在這種模式下，整體功耗會小於0。5mA。”

除了在電晶體、SoC端的創新升級，高通還在系統架構以及其他研發方面做了很多努力，透過多種技術路徑實現讓使用者減少充電次數、增加裝置續航時間的最終目標。

例如：驍龍W5+/W5可穿戴平臺在電源晶片端、射頻端專門為可穿戴裝置研發了全新的晶片；在終端參考設計方面，將整體電路板布板面積設計得非常小，使得電池尺寸可以做得更大，這也會為可穿戴裝置電池續航帶來很大提升。

不難發現，驍龍W5+/W5可穿戴平臺在整合度的提升上下足了功夫；而這方面升級帶來的好處，其實並不侷限於能夠給電池留存更大空間，還有讓終端廠樂於見到的對產品外觀設計的改善。

玲瓏身姿展現強悍實力

對目前市面上大多數的消費類電子裝置來說，小型化、輕量化已經是不可逆的產品發展趨勢，可穿戴裝置也不例外，然而這又與零部件升級的規律相悖，由此也形成了可穿戴終端產品升級時的另一道限制。高通作為一家在該領域深耕超過5年的平臺廠商，眼下正在以自己的方式協助終端廠商完成突破。

據悉，驍龍W5+/W5可穿戴平臺的SoC使用了4納米制程工藝，協處理器使用22納米制程工藝，兩者均為最先進的製程技術。

針對工藝製程的選擇，高通技術公司產品市場高階總監、智慧可穿戴裝置全球負責人Pankaj Kedia在媒體交流會上談到：“我們的SoC包括各種數字元件，比如CPU、GPU、調變解調器、DSP、Wi-Fi、音訊/影片晶片等等，上述這些數字元件可以輕鬆從12納米制程工藝向4納米制程工藝過渡，因為它裡面的子系統都是一樣的。4納米制程是目前最新的製程工藝，因此我們在新平臺上採用了這一製程。”

“協處理器的情況有所不同，因為協處理器既包括數字元件也包括模擬元件，比如Cortex M55核心是數字元件，但它的Wi-Fi部分又是模擬或射頻元件，藍芽也是一樣，既有數字部分也有射頻部分。由於採用了混合系統，包括數字+模擬混合或是數字+射頻混合，所以無法適用於4奈米工藝製程。實際上，在混合系統中，22奈米工藝製程非常先進，當前的MCU工藝製程一般是90奈米到40奈米，這次我們能將工藝製程從28奈米降到22奈米已經是一個飛躍式的進步。”

驍龍W5+/W5可穿戴平臺不僅採用了業內最先進的製程工藝，同時也採用了特殊的封裝工藝。據瞭解，新的封裝技術方案可以將SoC、PMIC、記憶體和eMMC儲存整合在同一個封裝內，實現非常高的整合度，支援更小的錶盤面積和輕薄的終端設計，也能夠更有效地滿足可穿戴裝置的需求。

事實上，驍龍W5+/W5可穿戴平臺在設計過程中，就將產品輕薄化、客戶產品開發的便捷性等問題考慮進去，因此也能夠在新平臺的展示中看到高通提供的“輕薄的創新設計”。

丁勇舉例說明到：“驍龍4100+ SoC面積是128mm，而驍龍W5+平臺的芯片面積是90mm，尺寸下降30%。晶片組這一層，也就是包括射頻、藍芽、Wi-Fi晶片等，驍龍W5+整合度再次提升，尺寸節省了35%左右。最後在核心PCB板層面，整體尺寸可縮小40%。這樣，我們的手錶可以變得更小，ID設計更容易，手錶厚度進一步降低，再配合高通全球統一的調變解調器SKU，可以讓OEM更靈活地打造新的產品。”

寫在最後：

綜合比對驍龍W5+可穿戴平臺與前一代驍龍4100+可穿戴裝置平臺之間的差異可以發現，高通在功耗、效能、晶片尺寸和調變解調器等方面的領先實力得到更好的展現。

正如文章開頭提到，當前整個可穿戴市場規模正在快速擴大，對於終端和供應鏈都是一個極為重要的時間節點，這個階段是否能展現競爭優勢並獲得更多份額，意味著企業能否搶佔市場先機和紅利。站在終端立場來說，毫無疑問是期待一款更強的平臺來支援其實現產品迭代的，而驍龍W5+可穿戴平臺在斬獲客戶青睞的同時，也將推動高通在可穿戴裝置領域的發展到達新的高度。（校對/Lee）