5分鐘看懂上下拉電阻的作用
上拉和下拉電阻的作用概括如下：
EDA365電子論壇
1
提高電壓準位
當TTL電路驅動CMOS電路時，如果TTL電路輸出的高電平低於CMOS電路的最低高電平，這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值；OC閘電路必須加上拉電阻，以提高輸出的高電平值。
EDA365電子論壇
2
加大輸出引腳的驅動能力
有的微控制器引腳上也常使用上拉電阻。
EDA365電子論壇
3
N/A引腳（沒有連線的引腳）防靜電、防干擾
在CMOS晶片上，為了防止靜電造成損壞，不用的引腳不能懸空，一般接上拉電阻降低輸入阻抗，提供洩荷通路。同時引腳懸空就比較容易接收外界的電磁干擾。
EDA365電子論壇
4
電阻匹配
抑制反射波干擾，長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻使電阻匹配，能有效的抑制反射波干擾。
EDA365電子論壇
5
預設空間狀態/預設電位
在一些CMOS輸入端接上拉或下拉電阻是為了預設預設電位。當不用這些引腳時，這些輸入端下拉接低電平或上拉接高電平。在I2C等總線上空閒時的狀態是由上下拉電阻獲得的。
EDA365電子論壇
6
提高晶片輸入訊號的噪聲容限
輸入端如果是高阻狀態，或高阻抗輸入端處於懸空狀態，此時需要加上拉或下拉電阻，以免受到隨機電平的影響，進而影響電路工作。同樣，如果輸出端處於被動狀態，需要加上拉或下拉電阻，如輸出端僅僅是一個三極體的集電極，從而提高晶片輸入訊號的噪聲容限，增強抗干擾能力。
在BJT晶體三極體的基極端，上拉電阻和下拉電阻也起著至關重要的作用。在三極體的電路應用中，串接在基極上的電阻起限制基級電流的作用，如下圖中的R2所示
如下圖中的R5所示，上拉電阻使三極體基極的輸入電平在預設情況下是高電平輸入，當CPU有低電平訊號輸出時，外圍電路響應，下拉電阻使電晶體的基極輸入在預設情況下拉到低電平，如下圖中的R6所示。
（影片詳解）
文章整理自網路，如有侵權，請聯絡刪除
——END——
分享 點贊 在看 ❤️
“三連”行動 動力滿滿！
