UCIe小晶片互通規範來了！以後X86和ARM可以二合一了？

我們都知道7nm晶片的效能比10nm強，4nm晶片又可以秒7nm，誰都希望推出基於更先進製程技術生產的晶片，但迄今為止具備自研先進工藝晶片的廠商又有幾家？

以X86為例，只有英特爾、AMD、兆芯等幾個玩家，在ARM架構的手機SoC領域，也不過高通、聯發科、三星、海思、展銳等。更多的企業，只具備自研外圍電路的設計實力，比如OPPO的馬里亞納MariSilicon X NPU、小米的澎湃C1 ISP、澎湃P1智慧充電晶片等。

原因也很簡單，成本太高了。

據悉，如今設計一顆10nm晶片成本為1。744億美元，7nm晶片約2。978億美元，5nm晶片更是飆升到5。422億美元。

這個價格應該指的是SoC級別的晶片，但哪怕是外圍晶片，工藝越先進所需的成本也會大幅提升也是肯定的。

這意味著，傳統單一工藝、單一晶片做法的難度和成本已經超過了絕大多數企業的承受能力。

實際上，像英特爾和AMD這類巨頭很早就意識到了這個問題，所以才會推出不同工藝的多晶片封裝技術，比如英特爾移動酷睿處理器基板上，CPU（包括核顯）部分是最先進工藝，PCH晶片則是落後一些的工藝，這在行業內又稱為MCM（MCM-Multichip Module，多晶片模組）2D封裝技術。

英特爾旗下的EMIB和臺積電CoWoS則屬於2。5D封裝技術，透過它可以將7nm工藝的CPU、10nm的GPU、14nm的I/O單元、22nm的通訊單元等堆在一個基板上。

現在最先進的封裝技術當屬英特爾的Foveros 3D封裝技術。英特爾曾在第10代酷睿時期推出過代號為“Lakefield”的混合酷睿平臺——酷睿i3-L13G4和i5-L16G7這兩顆處理器就首發英特爾Foveros 3D封裝技術和混合CPU架構（Intel Hybrid Technology），採用了類似ARM big。LITTLE大小核技術，內建1+4大小核組成的5核心。

將於2023年問世的第14代酷睿Meteor Lake平臺，不僅會採用混合CPU架構技術，還會引入英特爾第二代Foveros 3D封裝技術。它會在同一個基板上封裝三個模組，分別是高效能計算模組、SoC-LP模組（負責I/O）和GPU模組，視CPU和GPU核心規模和主頻，其TDP可在5W~125W之間浮動。

將多晶片混合封裝玩到極致的，還要數英特爾此前釋出的Ponte Vecchio計算加速卡，它使用了5種不同的製造工藝，內部封裝多達47個晶片/單元（Tile），電晶體數量突破1000億個！

問題來了，類似技術AMD也有，臺積電和三星等代工企業也有，只是大家都是各自為戰，不同工藝、功能和封裝的晶片之間沒有統一的通訊介面，造成了嚴重的資源浪費。

為此，ASE、AMD、ARM、Google雲、Intel、Meta（Facebook）、微軟、高通、三星、臺積電十大行業巨頭在3月2日聯合宣佈，將組成行業聯盟，共同打造小晶片互連標準、推進開放生態，並制定了標準規範“UCIe”（Universal Chiplet Interconnect Express，通用小晶片互連通道），旨在晶片封裝層面確立互聯互通的統一標準。

該標準最初由英特爾提議並制定，後開放給業界，共同制定而成。第一版本的UCIe 1。0標準定義了晶片間I/O物理層、晶片間協議、軟體堆疊等，並利用了PCIe、CXL兩種成熟的高速互連標準。

UCIe標準最大的意義，就是加速推動開放的小晶片平臺的發展，並橫跨包括但不限於X86、ARM、RISC-V等多樣化的價格和指令集。在UCIe的框架下，英特爾旗下的酷睿、至強，AMD旗下的銳龍、霄龍，高通旗下的驍龍都可以作為典型的小晶片，它們可以和其他不同工藝、不同功能的小晶片，透過2D、2。5D、3D等各種方式整合在一起，從而更靈活地製造模組化的大型晶片。