新智元報道
編輯：拉燕 如願 好睏
【新智元導讀】
三星3奈米晶片來了！紙面宣佈，還是真能量產？
｜人工智慧企業在找落地場景？——智慧技術企業科技信用評級共識體系釋出會7月2日給你解答！
昨天，世界著名的半導體巨頭三星，宣佈了一條大新聞。
基於3奈米（nm）製程的晶片，正式量產了！
在紙面引數上，可謂是實現了質的飛躍——效能猛提30%，功耗猛降50%，面積也減少了35%。
中間三位大咖抱的可不是普通的「盤子」，而是剛從三星華城電子園區生產線上拿下來的3奈米晶圓。
再看看周圍的其他團隊成員，笑得也相當開心。而且他們比的不是剪刀手，而是代表著3奈米的「3」。
效能拉滿，能耗暴降
說起這個首次實現量產的3奈米晶片，就不得不提到它背後的MBCFET技術。
MBCFE突破了此前FinFET的效能限制，透過降低電源電壓水平來提高功率效率，同時還透過增加驅動電流能力提高了效能。
說起奈米片電晶體和半導體晶片的應用，三星這還是第一次。目的是為了實現高效能、低功耗的計算服務。最終能在移動處理器上也得以應用。
三星的總裁，兼代工業務負責人Siyoung Choi博士表示，「我們一直都發展得很快。三星一直緊跟前沿的技術，然後想辦法把它們投入生產應用。比如說之前的首個High-K金屬柵極、FinFET，還有EUV等等。」
「現在，我們又是第一個研究MBCFET的。」
三星的獨家技術應用了有更寬的通道的奈米片，和用通道窄一點的奈米線的傳統GAA技術相比，不光提升了效能，還提高了能源利用率。
不僅如此，應用了3奈米GAA技術，三星還能透過調整奈米片的通道寬度，最佳化功耗和效能，來滿足各類客戶的不同需求。
此外，3奈米GAA的設計非常靈活，簡直就是為設計技術協同最佳化（DTCO）量身打造的。我們主要看新技術應用以後，晶片的功耗、效能和麵積大小（PPA，Power、Performance、Area）三個維度來量化。
和5奈米的工藝相比，第一代3奈米工藝相比5奈米降低了高達45%的能耗，提升了23%的效能，減少了16%的面積。
光是一代的提升就已經肉眼可見了。
更不用說二代的PPA——功耗降低50%、效能提高30%、面積減少35%，比一代又優秀了不知多少。
良品率行不行？量產靠譜嗎？
在外行眼裡，能量產3奈米的工藝可能已經不敢想象了，但是也有分析師表達了其它的一些看法。
來自大和資本市場的SK Kim表示，「三星能幹成這件事，確實有意義。但還遠遠不夠。量產只是第一步，你在能用它來生產主流晶片之前，比如手機CPU這種，不見得能多掙多少錢。」
這其實是有根據的。
4月份就有訊息傳出來，說三星基於GAA的3奈米工藝良率才在10%~20%之間，比預期低得多。
三星需要付出更多的精力和成本來解決這個問題。
5月份就再次傳出了3奈米良率問題已得到解決的訊息，6月初才又傳出來進入試驗性量產的說法。
不過，有了4月的前車之鑑，業界很多專家都對三星3奈米的真實情況打了個小小的問號。
據報道，6月22日，市場再次傳出了三星3奈米晶片量產再一次推遲的訊息，還是因為良率問題。
而且，三星之前給別的大廠代工晶片還鬧出過不少笑話。
最逗的可能就是當時超級出圈的驍龍888，人送外號「大火龍」。
（圖：大火龍真身）
當時高通找到三星來代工生產這款晶片的時候，沒想到三星這麼能搞。雖然當時都是5奈米工藝，但是三星和臺積電的5奈米可差得太多了。
資料顯示，三星5奈米的電晶體密度每平方毫米只有127萬個電晶體，而臺積電達到了173萬個。差了46%。
說來好笑，「大火龍」用起來熱的把CPU都燒的虛焊了。
可見，拋開別的不談，三星在晶片製作這方面，總感覺差點意思。
但不管怎麼說，就3奈米工藝而言，技術歸技術，該先進還是先進。
拋棄FinFET，首次採用GAA技術
相比於傳統晶片採用的「FinFET」技術而言，三星採用的「GAAFET」技術明顯佔據優勢。
「FinFET」技術已經在晶片上使用了將近10年時間，它幫助晶片完成了從28奈米工藝到5奈米工藝的跨越。
相比之下，「GAAFET」的溝道被柵極四面包圍，溝道電流比三面包裹的「FinFET」更加順暢，這樣的設計進一步改善了對電流的控制，從而最佳化柵極長度的微縮。不僅消耗功率低，耗電量低，速度也更快了。
三星認為採用奈米線溝道設計必須堆疊更多的線層以增加總溝道寬度，這樣的工藝不僅複雜，且付出的成本可能也大於收益。
因此，三星設計了一種全新的GAA形式——MBCFET（Multi-Bridge-Channel FET，多橋-通道場效電晶體），採用多層堆疊的奈米片（Nanosheet）來替代「GAAFET」中的奈米線（Nanowire）。
「MBCFET」採用了具有更大寬度的片狀結構，同時保留了所有「GAAFET」優點，實現了最小化複雜度。
基於奈米片的「MBCFET」具有極高的可定製性，奈米片的寬度是定義功率和效能特性的關鍵指標，即奈米片的寬度越大，它的效能就越高。
因此，專注於低功耗的電晶體設計可以使用更小的奈米片，而需要更高效能則可以使用更寬的奈米片。
現在我們再來看一下此時的臺積電老大哥有什麼進展。
臺積電在3納米制程工藝上並沒有選擇GAA架構的電晶體，而是依然採用「FinFET」，透過複用之前成熟穩定的技術，這會為臺積電的產品帶來更好的穩定性，同時也能更好的控制成本，使利益最大化。
最關鍵的是，這樣的操作可以給臺積電爭取更多時間實現對GAA電晶體架構的最佳化。
根據臺積電此前「2022年臺積電技術論壇」上公佈的資料顯示，其依然採用FinFET電晶體架構的3奈米的製程工藝，相比前代的5納米制程工藝，效能將提升18%，功耗可降低34%，電晶體密度可提升30%。
從表中也可以看出，臺積電的2納米制程的部分技術指標：相較於3奈米的低成本版工藝，在相同功耗下，臺積電2奈米工藝的效能將提升10~15%；而在相同效能下，臺積電2奈米工藝的功耗將降低23~30%；電晶體密度僅提升了10%。
得此提升的原因主要是，在電晶體架構方面，臺積電N2拋棄了「FinFET」，採用了全新的奈米片電晶體架構，即臺積電版的「GAAFET」。
去年，Digitimes表明，三星3nm工藝可達成的電晶體密度大約為170 MTr/mm （百萬電晶體每平方毫米）；而臺積電早在5nm時代就已經將電晶體密度推進到了173 MTr/mm 。
另外Wikichip去年年中預測：臺積電3nm工藝的電晶體密度可以達到291。21 MTr/mm ，在Digitimes的這張表裡看起來也差不多。
如果三星3nm工藝真的只有表中170 MTr/mm 的程度，那麼這和臺積電的差距，就一目瞭然了！
最終，臺積電的3奈米到底會帶來多強烈的「震撼」，我們拭目以待！
參考資料：
https：//news。samsung。com/global/samsung-begins-chip-production-using-3nm-process-technology-with-gaa-architecture
