臺積電3D晶片先進封裝技術的發展狀況

我們先來了解一下SIP封裝知識，再來了解一下POP工藝。晶片堆疊技術在SiP中應用的非常普遍，透過晶片堆疊可以有效降低SiP基板的面積，縮小封裝體積。

目前來看，晶片堆疊的主要形式有四種：金字塔型堆疊，懸臂型堆疊，並排型堆疊，矽通孔TSV型堆疊。

為什麼晶片可以進行堆疊呢？這裡面我們講的主要是未經過封裝的裸晶片。曾經有使用者問我，封裝好的晶片可不可以進行堆疊呢？一般來說是不可以的，因為封裝好的晶片引腳在下表面直接焊接到基板上，而裸晶片的引腳一般在晶片上表面，透過鍵合的方式連線到基板。正是由於裸晶片引腳在上方，和基板的連線方式比較靈活，才有了晶片堆疊的可行性，參看下圖。

金字塔型堆疊

金字塔型堆疊是指裸晶片按照至下向上從大到小的方式進行堆疊，形狀像金字塔一樣，故名金字塔型堆疊，這種堆疊對層數沒有明確的限制，需要注意的是堆疊的高度會受封裝體的厚度限制，以及要考慮到堆疊中晶片的散熱問題。金字塔型堆疊參看下圖。

懸臂型堆疊

懸臂型堆疊是指裸晶片大小相等，甚至上面的晶片更大的堆疊方式，通常需要在晶片之間插入介質，用於墊高上層晶片，便於下層的鍵合線出線。這種堆疊對層數也沒有明確的限制，同樣需要注意的是堆疊的高度會受封裝體的厚度限制，以及要考慮到堆疊中晶片的散熱問題。懸臂型堆疊參看下圖。

並排型堆疊

並排堆疊是指在一顆大的裸晶片上方堆疊多個小的裸晶片，因為上方小的裸晶片內側無法直接鍵合到SiP封裝基板，所以通常在大的裸晶片上方插入一塊矽轉接板，小的裸晶片並排堆疊在矽轉接板上，透過鍵合線連線到矽轉接板，矽轉接板上會進行佈線，打孔，將訊號連線到矽轉接板邊沿，然後再透過鍵合線連線到SiP封裝基板。並排型堆疊參看下圖。

矽通孔TSV型堆疊

矽通孔TSV型堆疊一般是指將相同的晶片透過矽通孔TSV進行電氣連線，這種技術對工藝要求較高，需要對晶片內部的電路和結構有充分的瞭解，因為畢竟要在晶片上打孔，一不小心就會損壞內部電路。這種堆疊方式在儲存領域應用比較廣泛，透過同類儲存晶片的堆疊提高儲存容量。目前也有將不同類晶片透過TSV連線，這類晶片需要專門設計才可以進行堆疊。TSV型堆疊參看下圖。

上面介紹的是SiP設計中四種最基本的晶片堆疊方式。

在實際應用的時候，這幾種堆疊方式可以組合起來形成更為複雜的堆疊。另外，還有透過將鍵合晶片和倒裝焊晶片進行堆疊，透過柔性電路摺疊的方式對晶片進行堆疊，以及透過POP形式的堆疊等幾種，這些晶片堆疊方式在SiP設計中也比較常見。

英特爾3D晶片堆疊技術影片瞭解如下

下面我們瞭解一下晶片PoP（堆疊封裝）

PoP的基本簡介

PoP（Packaging on Packaging），即堆疊組裝，又稱為疊層封裝。POP採用兩個或兩個以上的BGA（球柵陣列封裝）堆疊而成的一種封裝方式。一般POP疊層封裝結構採用了BGA焊球結構，將高密度的數字或或混合訊號邏輯器件整合在POP封裝的底部，滿足了邏輯器件多引腳的特點。PoP作為一種新型的高整合的封裝形式，主要應用在現代的智慧手機、數碼相機等行動式電子產品中，作用非常廣泛。

堆疊封裝是一種以較高整合度實現微型化的良好方式。在堆疊封裝中，封裝外封裝（PoP）對封裝行業越來越重要，特別是手機方面的應用，因為這種技術可堆疊高密度的邏輯單元。PoP產品有兩個封裝，一個封裝在另一個BGA封裝的上方，用焊球將兩個封裝結合。這種封裝將邏輯及存貯器元件分別整合在不同的封裝內，邏輯+儲存通常為2～4層，儲存型PoP可達8層。一般手機就採用PoP封裝來整合應用處理器與存貯器。

POP封裝的優點：

1、儲存器件和邏輯器件可以單獨地進行測試或替換，保障了良品率；

2、雙層POP封裝節省了基板面積， 更大的縱向空間允許更多層的封裝；

3、可以沿PCB的縱向將Dram，DdramSram，Flash，和 微處理器進行混合裝聯；

4、對於不同廠家的晶片， 提供了設計靈活性，可以簡單地混合裝聯在一起以滿足客戶的需求，降低了設計的複雜性和成本；

5、目前該技術可以取得在垂直方向進行層晶片外部疊加裝聯；

6、頂底層器件疊層組裝的電器連線，實現了更快的資料傳輸速率，可以應對邏輯器件和儲存器件之間的高速互聯。

PoP封裝的侷限性：

1、        PoP的外形高度較高；

2、        PoP需要一定的堆疊工藝；

3、        由於多層結構，所以加大了使用X射線檢測各層焊點的難度。

POP的工藝流程

PoP的組裝方式目前有兩種。一種是預製PoP工序，即先將PoP的多層封裝堆疊到一起，焊接成一個元器件，再貼裝到PCB上，最後再進行一次迴流焊。一種是在板PoP工序上，依次將底部的BGA和頂部BGA封裝在PCB上，然後過一次迴流焊。

在板PoP的典型工藝流程為：

1、        在PCB焊盤上印刷焊膏；

2、        拾取底部封裝器件；

3、        貼裝底部封裝器件；

4、        頂部封裝器件塗上助焊劑或焊膏；

5、        在底部封裝器件傻瓜貼裝頂部封裝器件；

6、        迴流焊；

7、        X-射線檢測；

8、        有不良的使用BGA返修臺進行返修，無不良則進行底部填充並固化。

作者：效時BGA返修臺

真正的下一代3D晶片堆疊可能就在眼前，因為來自比利時微電子研究中心（InteruniversityMicroelectronics Centre， IMEC）的研究人員剛剛實現了一項技術突破，使多達四個半導體層可以堆疊在一起。與傳統的二維製造技術相比，這可以節省高達50%的成本，該技術將可能被用於未來最好的CPU和最好的顯示卡晶片。

這一成就比AMD宣佈的、臺積電支援的SRAM堆疊技術更上一層樓，因為該特殊工藝目前只能將兩個晶片（在AMD的案例中，第一層是Zen 3 CCX，第二層是96MB的SRAM快取）粘合在一起。而IME的研究人員展示的工藝成功地透過TSV（矽通孔）粘合了四個獨立的矽層，允許不同晶片之間進行高速通訊。

AMD的Lisa Su展示垂直堆疊SRAM的Ryzen 9 CPU。（圖片來源：AMD）

TSV和它們所實現的主動式晶圓堆疊被譽為維持（甚至改善）摩爾定律的最重要的技術突破之一，因為它們允許更寬的資訊匯流排，不需要以極高的頻率來實現效能目標。這反過來又使設計更加密集，因為以前水平排列的一些元件現在可以垂直堆疊。它還允許更高的功率效率，更有效的散熱，甚至可以提高產能。最後一個原因是，例如，整合在CPU中的不同元件現在可以在不同的晶圓中製造，而不是舊的單片式方式，從而自動增加對製造缺陷的恢復能力。

粘合和主動連線四層三維矽堆的（極其簡化的）三步驟過程。（圖片來源：IME）

IME實施的製造方法是透過“……將面對面和背對背的晶圓鍵合與堆疊後的一步式TSV相結合 ”實現的。這意味著，第一層、底層的 “面 ”朝向第二層，而第二層也朝向它；第二層的 “背 ”朝向第三層的背，而第三層又朝向第四層的面。在這些層被粘合後，IME接著沿著專門設計的路徑進行蝕刻，對它們進行 “打孔”，最終成為資料流經的TSV。

小編小語

廣告產品財富宣傳專區