英特爾最近釋出了一段出色的影片，提供了 MOS 電晶體技術的深刻年表。 電晶體創新的演變是一個五分鐘的視聽冒險，展現跨越 50 年的摩爾定律。下面總結了一些亮點，並附有一些螢幕截圖——完整的影片絕對值得觀看。

演講者是擁有 16 年以上英特爾經驗的資深人士Marisa Ahmed，她是技術領導營銷團隊的成員。Marissa 負責制定技術營銷策略和活動，以支援英特爾的工藝、封裝和製造能力。

1971年

上圖建立了 MOS 場效應電晶體的基線，大約在 1971 年。

（請注意以下電晶體橫截面提供的附加補充資訊——例如，釋放的電晶體總數；用於工藝生成的金屬層數；光刻圖案的曝光波長；晶圓尺寸；以及相關的英特爾產品系列。）

Polycide和Salicide：1979-81

隨著器件柵極長度的 Dennard 縮放，多晶矽柵極材料的薄層電阻率正在增加。同樣，電晶體漏極/源極串聯電阻（Rs，Rd）也在增加。由於 S/D 結深度的縮放，金屬層的接觸電阻 （Rc） 也在增加。為了解決這些有問題的寄生效應，出現了一種製造矽化物的工藝創新。在高溫下沉積難熔金屬（例如鈦）並與暴露的矽合金化。（Salicide 是“自對準矽化物”的複合術語——沉積的金屬不會與相鄰的介電材料發生反應。）

STI：1995

在從 LoCoS（local oxidation of silicon） 到淺STI（shallow trench isolation）的過渡過程中，器件電隔離和表面形貌發生了重大變化。

LoCoS 是一種工藝方法，其中透過在器件區域上圖案化硬掩模並將場暴露於氧化環境來形成器件之間的場氧化物隔離。氧氣會從高溫環境中擴散透過生長場氧化層到達氧化物-襯底介面處的矽晶體。由此產生的氧化物輪廓是錐形（“鳥嘴”）表面形貌，更適合器件之間的金屬穿越。

為了促進進一步的縮放，引入了一種用於場氧化物分離的新工藝。STI 利用了各向異性幹法蝕刻技術（具有接近垂直的側壁）的重大改進以及介電材料的化學氣相沉積。

Aluminum到 Copper

1990 年代後期的一個分水嶺（非器件）工藝改進是從鋁金屬化過渡到銅。Dennard 縮放繼續實現更大的器件電流和更低的器件電容。這個時代的標誌是從以柵極扇出負載為主的電路延遲過渡到從驅動柵極輸出到扇出的 R*C 互連延遲的顯著貢獻。對具有改進的電阻率和電遷移魯棒性的互連的需求需要從 Al 到 Cu 的過渡。

在這種材料轉變的同時，需要對互連圖案進行重大轉變。作為主要互連的鋁涉及相當簡單的沉積、光刻和減材去除工藝流程。由於與銅的幹法蝕刻相關的化學困難 - 例如腐蝕性氣體，幾乎沒有揮發性銅基反應產物要泵出 - 需要一種鑲嵌圖案化方法。沉積圍繞金屬的電介質，在電介質中蝕刻溝槽（以及下方的層間電介質用於通孔），然後透過電鍍將銅沉積在溝槽中。

除了新增鑲嵌工藝取代了減材鋁蝕刻方法，因此也有必要發展化學機械拋光（CMP） 工藝步驟。將沉積有 Cu 的晶片表面面朝下放置在拋光墊上，該拋光墊以低速旋轉。較高 RPM 的旋轉活塞在晶片上提供適當的向下力 （Newtons/cm**2），並將漿液引入到墊上。漿液由化學溶液和細砂粒組成。該化學品旨在選擇性地與要去除的材料（在這種情況下為銅）發生反應，而機械拋光會去除反應的結果。產生了極其平坦的表面形貌。如上圖以及隨後的圖所示，CMP 使可用於互連縮放電路密度的金屬層數量急需增加。

柵極和柵極氧化物增強

器件發展遇到了柵極氧化物厚度持續縮放的問題。輸入柵極電場對器件溝道的影響需要縮放柵極氧化層電容：Cg ~ （（K*E0）/t），其中 K 為相對介電常數，t 為柵極氧化層厚度。隨著柵極氧化物變得更薄，透過器件輸入的柵極隧穿電流增加。為了在不降低厚度的情況下等效地增加 Cg，替代性的高 K介電材料替代了 SiO2 作為柵極氧化物。

縮放傳統的多晶矽柵極材料會導致更高的電阻率以及對多晶矽晶粒尺寸、分佈和雜質濃度的不均勻性的更大敏感性。引入了替代金屬柵極工藝步驟，取代了多晶矽作為柵極材料。（有關這個相當困難的步驟的更多資訊，請繼續搜尋高 K 金屬柵極“HKMG 先柵極與後柵極”工藝；上圖中的術語替換是指後柵極流程。）

FinFET：2011

英特爾在 22nm 工藝節點上積極採用新的電晶體拓撲結構——FinFET（也稱為“三柵極 FET”），令業界大吃一驚。

當器件“關閉”時，傳統的平面 S/D 通道拓撲在源極和漏極之間的（子通道）洩漏電流問題越來越嚴重。為了減少亞閾值洩漏，需要一種器件拓撲結構，其中柵極輸入對通道提供更大的靜電控制。垂直通道“鰭”具有穿過側壁和頂部的輸入柵極。在上圖中，單個柵極輸入穿過三個並聯的矽鰭片——通道電流流過垂直鰭片。鰭片的厚度足夠小，因此柵極輸入電場控制可顯著降低亞閾值洩漏，從而為膝上型電腦和移動電子裝置提供更長的電池壽命。

Gate-All Around （GAA） Ribbon FET：2024 年 Intel 20A

為了進一步改善對通道的靜電柵極控制，電晶體拓撲結構的另一項重大發展正在出現以取代 FinFET。環柵配置涉及電隔離矽通道的垂直堆疊。柵極電介質和柵極輸入利用原子層沉積 （ALD） 工藝流程圍繞堆疊中的所有通道表面。

英特爾將於 2024 年釋出其 GAA Ribbon FET 20A 工藝。

總結

場效應電晶體在過去 50 年的發展是相當驚人的。

這一演變得益於整個行業的研發團隊的創新理念和辛勤工作，他們擁有從材料科學到化學到光學光刻到物理沉積/蝕刻工藝步驟的專業知識。令人難以置信的是，這一進展絕對不會很快停止。